一种低功耗逐次逼近模数转换器电路

查看全文

202311090558复制

CN202311090558.9复制

集成电路

摘要

本发明公开了一种低功耗逐次逼近模数转换器电路，分为CDAC电容阵列、动态比较器与SAR逻辑控制电路三部分。其中CDAC电容阵列又由CDAC‑A与CDAC‑B构成。前两次逐次逼近的操作在CDAC‑A进行操作，实现超低功耗切换，CDAC‑A保持不动，CDAC‑B进行之后的逐次逼近切换操作。动态比较器采用四输入比较器结构，对VP1、VP2、VN1、VN2电压进行比较并输出比较结果Ocmp。模数转换器的输出结果最终由SAR逻辑控制电路进行输出,实现超低功耗模数转换器电路。本设计可以减少99.4％的CDAC切换功耗。

申请人

北京工业大学

第一发明人

王志海

著录信息

20230828

20231208

申请日

首次公开日

授权(公告日)

维持时间：年

预估到期：